# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-191635

(43)Date of publication of application: 28.07.1995

(51)Int.CI.

G09G 3/36

GO2F 1/133 GO2F 1/133

(21)Application number: 05-331461

(22)Date of filing:

(71)Applicant: FUJITSU LTD

27.12.1993

(72)Inventor: **ODA MASAMI** 

HARAGUCHI MUNEHIRO


YAMAMOTO AKIRA

## (54) DRIVING METHOD FOR ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY PANEL

## (57) Abstract:

PURPOSE: To prevent deterioration in picture quality due to a difference in the distortion quantity of a gradation potential with a display state by correcting the gradation voltage so that the distortion of the gradation potential becomes zero right before a common potential is inverted

CONSTITUTION: As for respective gradation potentials applied to 1st (M)th data bus lines 18j, distortion when the common potential is inverted is detected on the basis of currents flowing through the data bus lines 18j, and the gradation potentials are corrected according to the detected distortion so that the distortion of the gradation potentials becomes zero right before the common potential is inverted, and then applied to the data bus lines 18i. Thus, the gradation potentials are corrected so that the distortion of the gradation potentials becomes zero right before the common potential is inverted, so when the gradation potentials are held on display electrodes 19ij, the distortion quantity of the gradation potentials which are distorted by the liquid crystal capacitance between the data lines and a common electrode becomes nearly zero irrelevantly to the display state to prevent the deterioration in picture quality.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平7-191635

(43)公開日 平成7年(1995)7月28日

(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FΙ	技術表示箇所
G 0 9 G	3/36				
G 0 2 F	1/133	5 5 0			
		5 7 5			

# 審査請求 未請求 請求項の数5 OL (全 13 頁)

(21)出願番号	特願平5-331461	(71)出願人 000005223
		富士通株式会社
(22)出願日	平成5年(1993)12月27日	神奈川県川崎市中原区上小田中1015番地
		(72)発明者 小田 雅美
		神奈川県川崎市中原区上小田中1015番地
		富士通株式会社内
_		(72)発明者 原口 宗広
		神奈川県川崎市中原区上小田中1015番地
		富士通株式会社内
		(72)発明者 山本 彰
		神奈川県川崎市中原区上小田中1015番地
		富士通株式会社内
		(74)代理人 弁理士 松本 盧吉
		(74)代理人 弁理士 松本 眞吉


# (54)【発明の名称】 アクティブマトリックス型液晶表示パネル駆動方法

## (57)【要約】

【目的】コモン電位が反転する際に、データバスラインとコモン電極との間の液晶容量により階調電位が歪み、 歪み量が表示状態により異なって画質が劣化するのを防止する。

【構成】データバスラインに印加される各階調電位について、コモン電位が反転する際の歪みをデータバスラインに流れる電流に基づいて検出し、次にコモン電位が反転する直前に階調電位の歪みが0になるようにするために、検出した歪みに応じて階調電位を補正し、補正した階調電位をデータバスラインに印加する。また、コモン電極が反転する際のコモン電位の歪みをコモン電極へ流れる電流に基づいて検出し、次にコモン電位が反転する直前にコモン電位の歪みが0になるようにするために、検出した歪みに応じてコモン電位を補正し、補正したコモン電位をコモン電極に印加する。

# 本発明の第4実施例の電源回路のブロック図



## 【特許請求の範囲】

【請求項1】 第1基板上(11)で、第1~Nスキャ ンパスライン(17i)と第1~Mデータパスライン (18j)とが互いに絶縁されて交差しマトリックス状 に配列され、 $i=1\sim N$ 、 $j=1\sim M$ なる第 i 行第 j 列 の表示電極(19ij)が第ijスイッチ素子(20i j)を通って該第jデータバスラインに接続され、か つ、該第ijスイッチ素子の制御入力端が該第iスキャ ンパスラインに接続され、該第1基板と対向する第2基 板 (12) 上にコモン電極 (EC) が形成され、該表示 10 データバスラインに印加する、 電極と該コモン電極の間に液晶が介在するアクティブマ トリックス型液晶表示パネル(10)に対し、第1~N スキャンパスラインを1本ずつ順にアクティブにし、第 iスキャンパスラインがアクティブのときに第i行の表 示データに応じた階調電位を該第1~Mデータバスライ ンに印加し、アクティブにする該スキャンパスラインを 選択する毎に反転するコモン電位を該コモン電極に印加 するアクティブマトリックス型液晶表示パネル駆動方法 において、

該第1~Mデータバスラインに印加される各階調電位に 20 ついて、該コモン電位が反転する際の歪みを該データバ スラインに流れる電流に基づいて検出し、次に該コモン 電位が反転する直前に該階調電位の該歪みが0になるよ うにするために、検出した該歪みに応じて該階調電位を 補正し、補正した該階調電位を該データバスラインに印 加する、

ことを特徴とするアクティプマトリックス型液晶表示パ ネル駆動方法。

【請求項2】 前記コモン電極(EC)が反転する際の 前記コモン電位の歪みを該コモン電極へ流れる電流に基 30 づいて検出し、次に該コモン電位が反転する直前に該コ モン電位の歪みが0になるようにするために、検出した 該歪みに応じて該コモン電位を補正し、補正した該コモ ン電位を該コモン電極に印加する、

ことを特徴とする請求項1記載のアクティブマトリック ス型液晶表示パネル駆動方法。

【請求項3】 第1基板上(11)で、第1~Nスキャ ンパスライン(17i)と第1~Mデータパスライン (18j)とが互いに絶縁されて交差しマトリックス状 に配列され、 $i=1\sim N$ 、 $j=1\sim M$ なる第 i 行第 j 列 40の表示電極(19ij)が第ijスイッチ素子(20i j)を通って該第 j データパスラインに接続され、か つ、該第ijスイッチ素子の制御入力端が該第iスキャ ンパスラインに接続され、該第1基板と対向する第2基 板(12)上にコモン電極(EC)が形成され、該表示 電極と該コモン電極の間に液晶が介在するアクティブマ トリックス型液晶表示パネル(10)に対し、第1~N スキャンパスラインを1本ずつ順にアクティブにし、第 iスキャンパスラインがアクティブのときに第i行の表

ンに印加し、アクティブにする該スキャンパスラインを 選択する毎に反転するコモン電位を該コモン電極に印加 するアクティブマトリックス型液晶表示パネル駆動方法 において、

1行分の該表示データに基づいて各階調電位の該第1~ Mデータバスラインへの印加本数を印加前に予め求めて おき、次に該コモン電位が反転する直前に該階調電位の 歪みが0になるようにするために、該印加本数に応じて 該階調電位を補正し、補正した該階調電位を該第1~M

ことを特徴とするアクティブマトリックス型液晶表示パ ネル駆動方法。

【請求項4】 1行分の前記表示データに基づいて前記 第1~Mデータバスライン(18j)へ印加する階調電 位の総和に比例した値を印加前に予め求めておき、前記 コモン電位が反転する直前に該コモン電位の歪みが0に なるようにするために、該値に応じて該コモン電位を補 正し、補正した該コモン電位を前記コモン電極(EC) に印加する、

ことを特徴とする請求項3記載のアクティブマトリック ス型液晶表示パネル駆動方法。

【請求項5】 前記コモン電位の立ち上がりと立ち下が りの傾斜を緩やかにする、

ことを特徴とする請求項1乃至4のいずれか1つに記載 のアクティブマトリックス型液晶表示パネル駆動方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、コモン電極に印加する 電位を1走査時間毎に反転させるアクティブマトリック ス型液晶表示パネル駆動方法に関する。

[0002]

【従来の技術】図12に示す如く、アクティブマトリッ クス型の液晶表示パネル10は、基板11上にゲートバ スラインとデータパスライン(不図示)とが絶縁膜を介 し互いに交差してマトリックス状に配列され、基板11 と対向する基板12上に面状のコモン電極ECが形成さ れている。ゲートバスラインには、表示データの階調に 応じて、電源回路13からの階調電位V10~V80の 1つが選択されて印加され、コモン電極ECには電源回 路13からのコモン電位VC0が印加される。

【0003】液晶表示パネル10の消費電力を低減する ために、図13(A)に示す如く、コモン電位VC0を 1H (1走査時間) 毎に電位VC1とVC2の一方から 他方へ反転する反転駆動法が用いられている。例えば黒 表示の場合、コモン電位VCOが反転する毎にデータバ スラインには階調電位V10と階調電位V80とが交互 に印加され、液晶画素には矢印で示す電圧が印加され る。図13(A)に示す階調電位V10~V80及びコ モン電位VC0は、電源回路13の出力を液晶表示パネ 示データに応じた階調電位を該第 $1\sim$ Mデータバスライ 50 ル10から切り離したときの電源回路13の出力電位で

ある。

[0004]

【発明が解決しようとする課題】データパスラインとコ モン電極ECとの間の液晶容量により、コモン電位VC 0が反転する際にデータバスラインの電位がその影響を 受けて歪みむ。すなわち、データバスラインとコモン電 極ECとの間にクロストークが生ずる。この電位歪み は、ゲートパスラインで選択された表示ラインの表示状 態により異なる。例えば図12において、液晶表示パネ ル10の中央部に黒の塗りつぶし矩形14を表示し、そ 10 の他の部分を白表示とする場合を考える。表示ライン1 5を選択して表示データを書き込むときには、表示ライ ン15の全画素について電源回路13からの階調電位V 10と階調電位V80とが交互にデータバスラインに印 加されるが、表示ライン16を選択して表示データを書 き込むときには、階調電位V10と階調電位V80とは 表示ライン16のうち矩形14の両側の部分のみしかデ ータバスラインに印加されない。このため、階調電位V 10と階調電位V80とは、表示ライン16が選択され たときよりも表示ライン15が選択されたときの方が、 上記クロストークによる階調電位V10及びV80の電 圧歪みが大きくなる。

【0005】図13 (B) において、V1D及びV8D は、表示ライン15が選択されたときのデータバスライ ン18 jの電位を示し、V1E及びV8Eは、表示ライ ン16が選択されたときの白表示の部分のデータバスラ イン18jの電位を示す。このように、表示状態により 電圧波形の歪みに差が生ずることから、表示ライン16 上の白表示部分よりも表示ライン15上の白表示の方が 明るくなるという表示むらが生じて、画質が劣化する。

【0006】矩形14が白表示でその他の部分が黒表示 の場合にも同様の問題が生ずる。本発明の目的は、上記 問題点に鑑み、コモン電位が反転する際に、データパス ラインとコモン電極との間の液晶容量により階調電位が 歪み、歪み量が表示状態により異なって画質が劣化する のを防止することができるアクティブマトリックス型液 晶表示パネル駆動方法を提供することにある。

[0007]

【課題を解決するための手段及びその作用】第1発明で は、例えば図1及び図2に示す如く、第1基板上11 で、第1~Nスキャンパスライン17iと第1~Mデー タバスライン18」とが互いに絶縁されて交差しマトリ ックス状に配列され、 $i=1\sim N$ 、 $j=1\sim M$ なる第 i 行第 j 列の表示電極 1 9 i j が第 i j スイッチ素子 2 0 i j を通って第j データバスライン18 j に接続され、 かつ、第ijスイッチ素子20ijの制御入力端が第i スキャンパスライン17iに接続され、第1基板と対向 する第2基板12上にコモン電極ECが形成され、表示 電極19ijとコモン電極ECの間に液晶が介在するア クティブマトリックス型液晶表示パネル10に対し、第 50 モン電位をコモン電極ECに印加する、。

1~Nスキャンパスライン17iを1本ずつ順にアクテ

ィブにし、第1スキャンパスライン171がアクティブ のときに第 i 行の表示データに応じた階調電位を第1~ Mデータバスライン18jに印加し、アクティブにする スキャンパスライン17iを選択する毎に反転するコモ ン電位をコモン電極ECに印加するアクティブマトリッ クス型液晶表示パネル駆動方法において、第1~Mデー タバスライン18亅に印加される各階調電位について、 該コモン電位が反転する際の歪みをデータバスライン1 8 j に流れる電流に基づいて検出し、次に該コモン電位 が反転する直前に該階調電位の該歪みが0になるように するために、検出した該歪みに応じて該階調電位を補正 し、補正した該階調電位をデータバスライン18jに印 加する。

【0008】この第1発明によれば、コモン電位が反転 する直前に階調電位の歪みが0になるように該階調電位 が補正されるため、表示電極に該階調電位が保持される 時点で、データパスラインとコモン電極との間の液晶容 量により歪みむ該階調電位の歪み量が表示状態によらず 略0となり、表示状態により同一階調の明るさが変化す 20 るという画質の劣化を防止することができる。

【0009】第1発明の第1態様では、例えば図9に示 す如く、コモン電極が反転する際のコモン電位の歪みを コモン電極ECへ流れる電流に基づいて検出し、次に該 コモン電位が反転する直前に該コモン電位の歪みが0に なるようにするために、検出した該歪みに応じて該コモ ン電位を補正し、補正した該コモン電位をコモン電極E Cに印加する。

【0010】この第1態様によれば、コモン電位反転の 際にコモン電位が階調電位に引きづられて歪みむのが補 30 正され、表示状態により同一階調の明るさが変化するの をより完全に防止することができる。第2発明のアクテ ィブマトリックス型液晶表示パネル駆動方法では、例え ば図1及び図8に示す如く、1行分の表示データに基づ いて各階調電位の第1~Mデータパスライン18jへの 印加本数を印加前に予め求めておき、次にコモン電位が 反転する直前に該階調電位の歪みが0になるようにする ために、該印加本数に応じて該階調電位を補正し、補正 した該階調電位を第1~Mデータバスライン18jに印 40 加する。

【0011】この第2発明では、階調電位をフィードフ ォアード制御で補正しているので、フィードバック制御 を行っている上記第1発明よりも制御の速応性に優れて いる。第2発明の第1態様では、例えば図1及び図10 に示す如く、1行分の表示データに基づいて第1~Mデ ータパスライン18jへ印加する階調電位の総和に比例 した値を印加前に予め求めておき、コモン電位が反転す る直前に該コモン電位の歪みが0になるようにするため に、該値に応じて該コモン電位を補正し、補正した該コ

【0012】この第1態様によれば、コモン電位をフィ ードフォアード制御で補正しているので、フィードバッ ク制御を行っている上記第1発明の第1態様よりも制御 の速応性に優れている。第1及び第2の発明の第2態様 では、例えば図11に示す如く、コモン電位の立ち上が りと立ち下がりの傾斜を緩やかにしている。

【0013】この第2態様によれば、コモン電位の立ち 上がり及び立ち下がりの傾斜を緩やかにあいているの で、該コモン電位が反転する際の階調電位への影響を小 さくすることができる。

[0014]

【実施例】以下、図面に基づいて本発明の実施例を説明

[第1実施例] 図1は、本発明の第1実施例のアクティ プマトリックス型液晶表示装置を示す。

【0015】アクティブマトリックス型の液晶表示パネ ル10は、基板11上にゲートバスライン17i、i= 1~Nとデータパスライン18j、j=1~Mとが絶縁 膜を介し互いに交差してマトリックス状に配列され、基 板11と対向する基板12上に面状のコモン電極ECが 20 形成されている。第i行第i列の表示電板19iiは、 薄膜トランジスタ (TFT) 20ijのソース・ドレイ ンを通ってデータバスライン18jに接続されている。 TFT20ijのゲートは、ゲートバスライン17iの 一部となっている。ゲートバスライン17i、i=1~ Nの一端は、スキャンドライバ21の出力端に接続さ れ、データバスライン18j、j=1~Mの一端は、デ ータドライバ22の出力端に接続されている。制御回路 23は、外部から供給される階調表示データDATA、 ドットクロックCLK、水平同期信号HSYNC及び垂 30 直同期信号VSYNCに基づいて、スキャンドライバ2 1及びデータドライバ22を制御する。

【0016】スキャンドライバ21は、制御回路23か らの信号により、ゲートパスライン17iをi=1~N の順に1本ずつアクティブにする。ゲートバスライン1 7 i がアクティブになると、第 i 行のTFT20 i 1~ 201Mが同時にオンになり、データバスライン181 ~18Mがそれぞれ表示電極19i1~19iMと導通 する。

【0017】データドライバ22は、M桁で1桁がn= 40 2mなるmビットのシフトレジスタ24と、M桁で1桁 がmピットのレジスタ25と、第1~Mセレクタからな るセレクタ26とを有する。シフトレジスタ24には、 制御回路23から表示データDATAがドットクロック CLKに同期して供給され、シフトされる。シフトレジ スタ24に1行分の表示データが転送されると、これが レジスタ25に保持される。レジスタ25の第1桁のデ ータに応じて、第jセレクタ26jにより階調電位供給。 線131~13nの1つが選択され、これがデータパス

6 nの一端はそれぞれ、階調電位V0~Vnを出力する電 源回路13Aの出力端に接続されている。

【0018】電源回路13Aの構成例を、図2に示す。 階調電圧源27は、n階調表示のためにV10<V20 <・・・<Vn0なる階調電位V10~Vn0を生成し て出力し、それぞれ補正回路281~28nの入力端E に供給する。補正回路281~28nの出力端Fはそれ ぞれ、階調電位供給線131~13mに流れる電流に比 例した電圧を検出するための抵抗 R 1~R n を介して図 10 1の階調電位供給線131~13Nに接続されている。 抵抗R1~Rnの一端及び他端はそれぞれ、歪み検出回 路291~29nの入力端A及びBに接続されている。 歪み検出回路291~29nはそれぞれ、抵抗R1~R nの端子間電圧に基づいて階調電位V1~Vnの電圧歪 みを検出し、これを歪み電圧ΔV1~ΔVnとして出力 端Cから出力する。歪み検出回路291~29nの出力 端Cはそれぞれ、補正回路281~28nの入力端Dに 接続されている。補正回路281~28nはそれぞれ、 階調電位V10~V1nを歪み電圧ΔV1~ΔVnで補 正し、階調電位V1A~VnAとして出力する。階調電 位V1A~VnAはそれぞれ、抵抗R1~Rnを介し階 調電位V1~Vnとして図1の階調電位供給線131~ 13nに印加される。

【0019】 歪み検出回路291~29nは互いに同一 構成であり、歪み検出回路291の構成例を図3に示 す。歪み検出回路291は、入力端AとBの間の電圧V 1-V1Aを直線性よく増幅する増幅回路30と、増幅 回路30の出力を反転増幅する反転回路31と、オフセ ット電圧を調節し増幅する増幅回路32とからなる。増 幅回路30は、演算増幅器33、34と、抵抗R11~ R15とからなり、可変抵抗R15はゲイン調節用であ る。反転回路31は、演算増幅器35と、抵抗R16~ R19とからなる。増幅回路32は、演算増幅器36 と、抵抗R20~R22とからなり、可変抵抗R21は オフセット調節用である。

【0020】図2に示す補正回路281~28nは互い に同一構成であり、補正回路281の構成例を図4に示 す。補正回路281は、積分回路40A及び40Bの入 力端が共に補正回路281の入力端Dに接続され、積分 回路40A及び40Bの出力端がそれぞれオフセット電 圧加算増幅回路41A及び41Bの入力端に接続され、 オフセット電圧加算増幅回路41A及び41Bの出力端 がそれぞれアナログセレクタ42の一方及び他方の入力 端に接続されている。アナログセレクタ42の出力端及 び補正回路281の入力端Eは、加算回路43の一方及 び他方の入力端に接続され、加算回路43の出力端は、 補正回路281の出力端Fに接続されている。積分回路 40Aは、演算増幅器44Aと、抵抗R30A~R32 Aと、コンデンサC1Aと、コンデンサC1Aに蓄積さ ライン18jと導通する。階調電位供給線131~13 50 れた電荷を放電するためのアナログスイッチ45Aとか

らなる。オフセット電圧加算増幅回路41Aは、演算増 幅器46Aと、抵抗R33A~R36Aとからなり、可 変の抵抗R34A及びR36Aはオフセット調節用であ る。積分回路40B及びオフセット電圧加算増幅回路4 1 Bはそれぞれ、積分回路40 A及びオフセット電圧加 算増幅回路41Aと同一構成であり、対応する構成要素 には同一番号を付し、かつ、Aの代わりにBを付してい る。加算回路43は、演算増幅器47と、抵抗R37~ R43とからなり、可変抵抗R41はオフセット調節用 ナログセレクタ42及びアナログスイッチ45Aの制御 入力端に接続され、他方ではインバータ48を介してア ナログスイッチ45Bの制御入力端に接続されている。 制御入力端Gには、リセット信号S1が供給される。

【0021】図5は、図2の電源回路13Aの動作を示 す電圧波形図である。図5において、補正前の階調電位 V1Dは、図2の補正回路281及び歪み検出回路29 1を用いずに階調電圧源27の出力端を直接、階調電位 供給線131に接続した場合であり、補正前の階調電位 VnDについても同様である。コモン電位VC0は、1 20 H毎に電位VC1とVC2の一方から他方へ反転する。 データパスライン18」とコモン電極ECとの間の容量 が無視できる場合の階調電位V1及びVnをそれぞれV  $_{1}$ 及び $V_{0}$ とすると、 $V_{1}-VC1=VC2-V_{0}>0$ とな っている。

【0022】(a) 図1において、レジスタ25の第j 析25jの表示データが白表示を表しているとする。一 方ではゲートバスライン17iがアクティブになり、他 方ではコモン電位VCዐの立ち上がりに同期して第1セ る。これにより、階調電位V1がデータバスライン18 j及びTFT20ijを通って表示電極19ijに印加 される。コモン電極ECとデータバスライン18jとの 間の液晶容量により、コモン電位VCዐの立ち上がりに 引きづられて階調電位V1の電位が立ち上がり、階調電 位V1の波形がオーバーシュートになる。補正電圧 ΔV 1Aは、階調電位V1の変化分を反転し積分したもので あり、一旦下降した後、放電により徐々に上昇する。階 調電位V1Dを補正電圧 ΔV1Aで補正した階調電位V 1は、第1近似では、

 $V1 = V1D + \alpha \Delta V1A$ 

となる。ここに、αは可変抵抗R36Aで調節される定 数である。

【0023】時点bの直前でゲートバスライン171が ノンアクティブになり、この時点での表示電極191寸 の電位が1フィールドの期間、保持される。表示電極1 9 i j の電位は、上記補正により、第 i 行の表示状態に よらず、すなわち階調電位VIDの歪みによらず、一定 値V1となる。したがって、第1行の表示状態によって 白表示の明るさが変化するのを防止することができる。

【0024】一方、階調電位Vnは非選択であるので、 一定値V。になっている。リセット信号S1は、時点a からの1Hの間低レベルであり、図4において、アナロ グスイッチ45Aがオフ、アナログスイッチ45Bがオ ンとなってコンデンサC1Aがリセットされ、かつ、ア ナログセレクタ42がオフセット電圧加算増幅回路41 Aの出力端を選択する。

8

【0025】(b) 時点bからの1Hにおいても、レジ スタ25の第1桁25jの表示データが白表示を表して である。補正回路281の制御入力端Gは、一方ではア 10 いるとする。時点bでiが1増加し、一方では次行のゲ ートパスライン171がアクティブになり、他方ではコ モン電位VCዐの立ち下がりに同期して第 j セレクタ 2 6 j により階調電位供給線13 n が選択される。これに より、階調電位V1がデータバスライン18j及びTF T20ijを通って表示電極19ijに印加される。コ モン電極 E C とデータバスライン 18 」との間の液晶容 量により、コモン電位VCOの立ち下がりに引きづられ て階調電位Vnの電位が立ち下がり、階調電位Vnの波 形がアンダーシュートになる。補正電圧ΔVnAは、階 調電位Vnの変化分を反転し積分したものであり、一旦 上昇した後、放電により徐々に下降する。階調電位Vn Dを補正電圧 ΔVn Aで補正した階調電位Vnは、第1 近似では、

 $V n = V n D + \alpha \Delta V n A$ 

となる。ここに、αは可変抵抗R36Bで調節される定 数である。

【0026】時点cの直前でゲートバスライン17iが ノンアクティブになり、この時点での表示電極191j の電位が1フィールドの期間、保持される。表示電極1 レクタ26jにより階調電位供給線131が選択され 30 9ijの電位は、上記補正により、第i行の表示状態に よらず、すなわち階調電位VnDの歪みによらず、一定 値V』となる。したがって、第i行の表示状態によって 白表示の明るさが変化するのを防止することができる。

> 【0027】一方、階調電位V1は非選択であるので、 一定値 V1 になっている。リセット信号S1は、時点 b からの1Hの間高レベルであり、図4において、アナロ グスイッチ45Aがオン、アナログスイッチ45Bがオ フとなってコンデンサC1Bがリセットされ、かつ、ア ナログセレクタ42がオフセット電圧加算増幅回路41 40 Bの出力端を選択する。

【0028】以上の動作が、白以外の他の表示階調につ いても同様に繰り返され、各表示階調について、表示状 態により同一階調の明るさが変化するのを防止すること ができる。

[第2実施例] 図6は、第2実施例の補正回路281A を示す。この補正回路281Aは、図2に示す補正回路 281の代わりに用いられる。図2の補正回路282~ 28 n についても同様である。

【0029】補正回路281Aの入力端E及びDはそれ 50 ぞれ、加算反転回路50の一方及び他方の入力端に接続

されている。加算反転回路50は、演算増幅器51と、 抵抗R50~53と、コンデンサC2とからなり、可変 抵抗R53はゲイン調節用である。演算増幅器51の出 力端は、スイッチ素子52を介して演算増幅器53の非 反転入力端に接続されている。スイッチ素子52は、n MOSトランジスタ54と、抵抗R54と、ダイオード 55とからなり、制御入力端が補正回路281Aの制御 入力端G1に接続されている。制御入力端G1には、サ ンプリング信号S2が供給される。演算増幅器53は、 アを構成している。演算増幅器53の非反転入力端は、 サンプリング用のコンデンサC3の一端及びコンデンサ C3をリセットするためのスイッチ素子56の一端に接 続されている。コンデンサC3及びスイッチ素子56の 他端は共にグランド線に接続されている。スイッチ素子 56の制御入力端は、補正回路281Aの制御入力端G 2に接続されている。制御入力端G2には、リセット信 号S3が供給される。演算増幅器53の反転入力端は、 加算反転回路50の抵抗R53及び抵抗R50を介して 入力端Eに接続されている。演算増幅器53の出力端 は、増幅回路57を介して補正回路281Aの出力端F に接続されている。増幅回路57は、演算増幅器58 と、抵抗R55及びR56とからなり、可変抵抗R56 はゲイン調節用である。

【0030】次に、図6の回路を用いた電源回路の動作 を図7に基づいて説明する。図5の説明と重複する部分 は省略する。補正回路281A、及び、補正回路281 Aと同一の不図示の補正回路28nAの各々について、 以下の動作が行われる。

(a) リセット信号S3が高レベルとなってスイッチ素 30 子56がオンになり、コンデンサC3の蓄積電荷が放電 される。

【0031】(b) リセット信号S3が低レベルとなっ てスイッチ素子56がオフになり、サンプリング信号S \_ 2が高レベルとなてスイッチ素子52がオンになり、演 算増幅器 5 1 の出力電圧 Δ V 1 A がコンデンサ C 3 に印 加され、コンデンサC3が充電される。補正電圧 ΔV1 Aは、時点bでの補正前の階調電位V1Dを反転し定数 倍したものになっており、階調電位V1Dの電圧歪みの 大きさを表している。

【0032】(c)サンプリング信号S2が低レベルと なってスイッチ素子52がオフになり、コンデンサC3 の電圧が時点dまで保持される。時点dの直前で、上記 第1実施例と同様に、階調電位V1Dを補正電圧 ΔV1 Aで補正した階調電位V1は、第1近似では、

 $V1 = V1D + \beta \Delta V1A$ 

となり、階調電位VnDを補正電圧 ΔVnAで補正した 階調電位Vnは、第1近似では、

 $V n = V n D + \beta \Delta V n A$ 

となる。ここに、 $\beta$ は可変抵抗R56で調節される定数 50 回路13Aの代わりに用いられる。コモン電位VC0の

である。

【0033】以上の動作が繰り返し行われる。この第2 実施例によっても、上記第1実施例と同様に、各表示階 調について、表示状態により同一階調の明るさが変化す るのを防止することができる。第2実施例の補正回路2 81Aでは、コンデンサC3のリセットとコンデンサC 3によるサンプリングを時分割で行っているので、第1 実施例の補正回路281よりも構成が簡単である。

10

【0034】 [第3実施例] 図8は、第3実施例の電源 その出力端が反転入力端に接続されてポルテージフォロ 10 回路13Bを示す。この電源回路13Bは、図2に示す 電源回路13Aの代わりに用いられる。表示データDA TAは、一方で図1の制御回路23からシフトレジスタ 24に供給されると同時に、他方でデコーダ60により デコードされ、D1~Dnの1つが'1'となる。デー タD1~Dnはそれぞれ、歪み検出回路291A~29 nAの入力端に供給される。歪み検出回路291A~2 9 n A は互いに同一構成であり、歪み検出回路 2 9 1 A は、データD1を計数するカウンタ61と、カウンタ6 1の計数値をアナログ化するD/A変換器62と、D/ 20 A変換器62の出力電位をその符号を反転した電位にす る反転回路63とを有する。歪み検出回路291A~2 9 n A の出力端はそれぞれ、加算器 2 8 1 B ~ 2 8 n B の一方の入力端に供給され、加算器281B~28 n B の他方の入力端にはそれぞれ階調電圧源27から階調電 位V1~Vnが供給される。加算器281B~28nB の出力端はそれぞれ、図1の階調電位供給線131~1 3 n·の一端に接続される。 歪み検出回路 2 9 1 A ~ 2 9 nAのカウンタ61は、図1の制御回路23により1H 毎にゼロクリアされる。

> 【0035】1行分の表示データDATAが図1のシフ トレジスタ24に転送され、レジスタ25に保持された 時点で、この1行分の表示データDATAに対する加算 器281B~28nBの出力Vi、i=1~n、

 $Vi = Vi0 + \gamma \Delta ViA$ 

が定まっている。ここにγは、歪み検出回路291A~ 29 n AのD/A変換器 62の出力段で調節される定数

【0036】この第3実施例によっても、上記第1実施 例と同様に、各表示階調について、表示状態により同一 階調の明るさが変化するのを防止することができる。第 3実施例の電源回路13Bは、階調電位V10~Vn0 をフィードフォアード制御で補正しているので、フィー ドバック制御を行っている上記第1及び第2の実施例よ りも制御の速応性に優れている。また、フィードフォア ード制御にデジタルの表示データDATAを用いている ので、上記第1及び第2の実施例よりも制御が正確とな

【0037】[第4実施例] 図9は、第4実施例の電源 回路13 Cを示す。この電源回路13 Cは、図2の電源

反転の際に階調電位V1~Vnがコモン電位VC0に引 きづられるのと同時に、コモン電位VCOも階調電位V 1~ V n に引きづられて、コモン電位 V C O の立ち上が り及び立ち下がりの傾斜が緩やかになる。このコモン電 位VC0の歪み量は、階調電位V10~Vn0と同様に 表示状態により異なるので、コモン電位VCOも階調電 位V10~Vn0と同様に補正すれば、表示状態により 同一階調の明るさが変化するのをより完全に防止するこ とができる。

【0038】そこで、この第4実施例では、階調電圧源 10 27からのコモン電位VCOを、抵抗R1と補正回路2 81と歪み検出回路291とからなる構成と同一の、抵 抗R0と補正回路280と歪み検出回路290とを用い て、補正している。図9では、歪み検出回路290の出 カを ΔVCで表し、補正回路 280の出力をVCAで表 している。

【0039】他の点は、上記第1実施例と同一である。 [第5実施例] 図10は、第5実施例の電源回路の一部 を示す。この回路は、コモン電位VCOをフィードフォ 共にアクティブマトリックス型液晶表示装置に用いられ る。

【0040】表示データDATAは、一方で図1の制御 回路23からシフトレジスタ24に供給されると同時 に、他方でテーブルROM64のアドレス入力端に供給 される。テーブルROM64は、表示データDATA を、液晶表示の明るさに対応した液晶印加電圧のデータ に変換する。変換されたデータは、加算器65とレジス 夕66とからなる累積加算器67により、1行分が累積 加算される。累積加算器67の出力は、D/A変換器6 2 Aでアナログ化された後、反転回路63 Aにより絶対 値が等しく符号のみを反転した値△VCにされる。これ ら累積加算器67と、D/A変換器62Aと、反転回路 63Aとで、歪み検出回路290Aが構成されている。 歪み検出回路290Aの出力ΔVCと、図8の階調電圧 源27からのコモン電位VC0とは、加算器280Aに 供給されて加算され、コモン電位VCとしてコモン電板 ECへ印加される。

【0041】1行分の表示データDATAが図1のシフ トレジスタ24に転送され、レジスタ25に保持された 40 時点で、この1行分の表示データDATAに対する加算 器280Aの出力VC、

 $VC = VCO + \lambda \Delta VC$ 

が定まっている。ここにAは、D/A変換器62Aの出 力段で調節される定数である。

【0042】この第5実施例によっても、上記第4実施 例と同様に、表示状態により同一階調の明るさが変化す るのをより完全に防止することができる。第5実施例で は、コモン電位VCOをフィードフォアード制御で補正

4 実施例よりも制御の速応性に優れている。また、フィ ードフォアード制御にデジタルの表示データDATAを 用いているので、上記第4実施例よりも制御が正確とな る。

12

【0043】 [第6実施例] 図11 (A) は、第6実施 例のコモン電位発生回路70を示す。コモン電位発生回 路70は、例えば図2の階調電圧源27の構成要素であ る。鋸波生成回路71は、例えば、カウンタと、カウン タでアドレス指定されるROMで構成されており、図1 1 (C) に示すような鋸波VAを生成し出力する。この 鋸波VAは、D/A変換器72に供給されてアナログ化 され、セレクタ73の一方の入力端及び反転回路74の 入力端に供給される。 反転回路 7 4 の出力は、セレクタ 73の他方の入力端に供給され、セレクタ73の出力端 からコモン電位VCOが取り出される。セレクタ73 は、鋸波生成回路71からの、図11(B)に示す選択 信号Sが高レベルのとき、鋸波VAを選択してこれをコ モン電位VCOとし、選択信号Sが低レベルのとき、反 転鋸波VBを選択してこれをコモン電位VCOとする。 ワード制御で補正する部分であり、例えば図8の回路と 20 これにより、コモン電位VC0は、図11 (E) に示す 如くなる。

> 【0044】この第6実施例によれば、コモン電位VC 0 の立ち上がり及び立ち下がりの傾斜を緩やかにするこ とができるので、コモン電位VCOが反転する際の階調 電位V1~Vnへの影響を小さくすることができる。

[0045]

【発明の効果】以上説明した如く、第1発明に係るアク ティブマトリックス型液晶表示パネル駆動方法によれ ば、コモン電位が反転する直前に階調電位の歪みが0に 30 なるように該階調電位が補正されるため、表示電極に該 階調電位が保持される時点で、データバスラインとコモ ン電極との間の液晶容量により歪みむ該階調電位の歪み 量が表示状態によらず略0となり、表示状態により同一 階調の明るさが変化するという画質の劣化を防止するこ とができるという効果を奏し、液晶表示パネルの表示品 質の向上に寄与するところが大きい。

【0046】第1発明の第1態様によれば、コモン電位 反転の際にコモン電位が階調電位に引きづられて歪みむ のが補正され、表示状態により同一階調の明るさが変化 するのをより完全に防止することができるという効果を 奏する。第2発明によれば、階調電位をフィードフォア ード制御で補正しているので、フィードバック制御を行 っている上記第1発明よりも制御の速応性に優れている という効果を奏する。

【0047】第2発明の第1態様によれば、コモン電位 をフィードフォアード制御で補正しているので、フィー ドバック制御を行っている第1発明の第1態様よりも制 御の速応性に優れているという効果を奏する。第1及び 第2の発明の第2態様では、例えば図11に示す如く、

しているので、フィードバック制御を行っている上記第 50 コモン電位の立ち上がりと立ち下がりの傾斜を緩やかに

している。

【0048】第1及び第2の発明の第2態様によれば、 コモン電位の立ち上がり及び立ち下がりの傾斜を緩やか にしてているので、コモン電位が反転する際の階調電位 への影響を小さくすることができるという効果を奏す る。

## 【図面の簡単な説明】

【図1】本発明の第1実施例のアクティブマトリックス 型液晶表示装置のプロック図である。

【図2】図1中の電源回路の構成例を示すプロック図で 10 131~13n 階調電位供給線 ある。

【図3】図2中の歪み検出回路の構成例を示す図であ る。

【図4】図2中の補正回路の構成例を示す図である。

【図5】図2の電源回路の動作を示す電圧波形図であ

【図6】本発明の第2実施例の補正回路を示す図であ る。

【図7】図6の回路を用いた電源回路の動作を示す電圧 波形図である。

【図8】本発明の第3実施例の電源回路のプロック図で ある。


【図9】本発明の第4実施例の電源回路のプロック図で ある。

【図10】本発明の第5実施例の電源回路の一部を示す ブロック図である。

【図11】(A)は本発明の第6実施例の電源回路の一

【図3】

#### 図2中の歪み検出回路の構成例を示す図



291:歪み検出回路 30.32:增問回路 31:反転回路

14 部を示すブロック図であり、(B)~(E)は(A)の

【図12】従来技術の問題点説明図である。

回路の動作を示す電圧波形図である。

【図13】従来技術の問題点を説明するための電圧波形 図である。

#### 【符号の説明】

(8)

10 液晶表示パネル

11、12 基板

13、13A~13C 電源回路

171 ゲートパスライン

18 j データパスライン

19 i j 表示電極

20ij TFT

21 スキャンドライバ

22 データドライバ

23 制御回路

24 シフトレジスタ

25 レジスタ

20 26、73 セレクタ

27 階調電圧源

280~28n 補正回路

290~29n、290A、291A 歪み検出回路

30、32 增幅回路


31 反転回路

40A、40B 積分回路


41A、41B オフセット電圧加算増幅回路

【図6】


#### 本発明の第2実施例の補正回路を示す図



【図1】




【図2】



[図12]


# 従来技術の問題点説明図



【図4】

図2中の補正回路の構成例を示す図 281 40A R30A ΔV1 09-R35A R36A 40B 45B 41B R30B R33B R34B R35B R36B ΔV1A M R 3 9 4 3 V 1 D \_R38 R37 281:補正回路 40A.40B: 積分回路 41A.41B: オフセット 日圧加算・ 増加回路 43:加算回路

【図5】




【図7】

図もの回路を用いた電源回路の動作を示す電圧波形図

核正的 V1D V1 1H OV AV1A OV AV1A OV R号 S 3 サンプリング 信号 S 2 V1 A a b c d 時間


【図8】

本発明の第3実施例の電源回路のブロック図




【図9】

本発明の第4実施例の電源回路のブロック図




[図10]


# 本発明の第5実施例の電源回路の一部を示すプロック図



【図11】

本発明の第6実施例の電源回路の一部及び その動作を示す図





[図13]

# 従来技術の問題点を説明するだめの電圧波形図

